# PATENT ABSTRACTS OF JAPAN

(1,1)Publication number:

2004-363415

(43)Date of publication of application: 24.12.2004

(51)Int.CI.

H01L 21/301 H01L 21/3205

(21)Application number: 2003-161506

(71)Applicant: HITACHI LTD

(22)Date of filing:


06.06.2003

(72)Inventor: USAMI MITSUO

# (54) RADIO RECOGNIZING SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD (57)Abstract:

PROBLEM TO BE SOLVED: To solve the following problem that the operation of a transponder having a structure of an antenna conductor connecting the both sides of a radio recognizing semiconductor chip having a double-sided electrode structures by an anisotropic conductive adhesive agent fails by a short-circuit between the surface of the electrode and a silicon substrate caused by conductive particles in the anisotropic conductive adhesive agent.

SOLUTION: A radio recognizing semiconductor device which has electrodes on the both sides, a main side and rear side, of the semiconductor chip and reads out information existing in the semiconductor chip by radio with antennas connected to the electrodes, and in which the size and shape of the electrodes of the radio recognizing semiconductor device are similar to those of the semiconductor substrate of the radio recognizing semiconductor device, is characterised in that the surface of the conductive particles in the anisotropic



conductive adhesive agent for bonding the electrodes and the antenna is coated with an insulating material.

# **LEGAL STATUS**

[Date of request for examination]

26.09.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**期2004-363415** (P2004-363415A)

(43) 公開日 平成16年12月24日 (2004. 12.24)

(51) Int.C1.7

FΙ

テーマコード(参考)

HO1L 21/301 HO1L 21/3205 HO1L 21/78 HO1L 21/88 S

5F033

審査請求 未請求 請求項の数 7 OL (全 11 頁)

(21) 出願番号 (22) 出願日 特願2003-161506 (P2003-161506)

平成15年6月6日 (2003.6.6)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(74) 代理人 100075096

弁理士 作田 康夫

(72) 発明者 宇佐美 光雄

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5F033 MM21 MM30 PP15 QQ07 QQ27

VV07

# (54) 【発明の名称】無線認識半導体装置および無線認識半導体装置製造方法


### (57)【要約】

【課題】両面電極構造をもつ無線認識用半導体チップを 用いて、その上下を異方導電性接着剤でアンテナ導体で 接続する構造のトランスポンダでは、異方導電性接着剤 の中にある導電性粒子によって、表面の電極とシリコン 基板がショートして、トランスポンダが動作不能となっ てしまう。

【解決手段】半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の電極と当該のアンテナを接続するために異方導電性接着剤を用いて行なうとき、当該の異方導電性接着剤の中にある導電性粒子の表面は絶縁物で被覆されていることを特徴とする無線認識半導体装置。

【効果】前記の課題を解決することができる。

【選択図】図3



### 【特許請求の範囲】

### 【請求項1】

両面に電極を有する無線認識半導体装置の製造方法であって、

シリコン基板主面に導体層を形成する工程と、

シリコン基板裏面にエッチストップとして機能する裏面導体層を形成する工程と、

上記導体層の一部を第1のエッチングによって除去する工程と、

上記第1のエッチングによって除去された上記導体層の下のシリコン基板を上記裏面導体層まで第2のエッチングによって除去する工程と、

上記第2のエッチングによって除去された上記シリコン基板の下の裏面電極層を切断する 工程と、

を有することを特徴とする無線認識半導体装置製造方法。

## 【請求項2】

半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であることを特徴とする無線認識半導体装置。

#### 【請求項3】

半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の半導体基板は主面の電極材料をマスクとして自己整合によりドライエッチングされていることを特徴とする無線認識半導体装置。

#### 【請求項4】

半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の電極と当該のアンテナを接続するために異方導電性接着剤を用いて行なうことを特徴とする無線認識半導体装置。

## 【請求項5】

半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の電極と当該のアンテナを接続するために異方導電性接着剤を用いて行なうとき、当該の異方導電性接着剤の中にある導電性粒子の表面は絶縁物で被覆されていることを特徴とする無線認識半導体装置。

# 【請求項6】

請求項2の無線認識半導体装置において、半導体チップの電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の半導体チップの中には複数のカウンタを持ち、第1のカウンタの下位ビット出力は第2以降のカウンタの上位ビットに入力されていて、当該の第1のカウンタは当該の半導体チップの情報の出力の制御に使用されて、第2以降のカウンタは当該の半導体チップ内のメモリのアドレスとして使用されることを特徴とする無線認識半導体装置。

#### 【請求項7】

請求項2の無線認識半導体装置において、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の半導体チップの主面の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズより大きなことを特徴とする無線認識半導体装置。

## 【発明の詳細な説明】

10

20

30

40

[0001]

【発明の属する技術分野】

本発明は無線により半導体チップ内の番号を読み取りまたは書き込む半導体認識装置または無線ICタグにおいて、これらを経済的かつ高信頼度的に作成するための構造に関する技術分野に属する。

[0002]

【従来の技術】

従来の電極形成法は特許文献 1 に記載のように、両面電極チップの電極をつける場合の表面または裏面は金メッキという従来手法で電極を形成していた。

[0003]

従来の導電性粒子は特許文献2に記載のように粒子表面が導体であった。

[0004]

従来の128ビットメモリでは、非特許文献1にあるように7ビットアドレスカウンタしかなく、制御回路は別であった。

[0005]

従来の異方導電性接着剤の粒子は特許文献2に示すように粒子表面が導体であったものを 利用していた。

【特許文献1】特開2001-144135号公報

【特許文献2】国際公開第00/36555号パンフレット

【非特許文献1】Klaus Finkenzeller (著),「RFIDハンドブック—非接触ICカードの原理と応用」,日刊工業新聞社,2001年2月,p.212

[0006]

【発明が解決しようとする課題】

従来の電極形成法では、メッキ成長のための工程が必要であった。

[0007]

従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があった。

[0008]

従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要であった

[0009]

従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられた。

[0010]

【課題を解決するための手段】

まず、従来の電極形成法では、メッキ成長のための工程が必要であったが、ウエハ表面全面に蒸着膜をつける手段を提案する。

次に、従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があったが、表面に絶縁膜のある異方導電性粒子とする手段を提案する。

[0011]

次に、従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要で 40 あったが、制御カウンタを連結する手段を提案する。

次に、従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられたが、半導体チップのサイドの絶縁膜を不要とする手段を提案する。

[0012]

【発明の実施の形態】

まず、両面電極を用いた無線認識半導体装置に関して説明する。

[0013]

無線ICチップは、電磁波で無線ICチップが動作するため、無線ICチップに対して、エネルギーを供給し、データを送受信することが大きな特徴である。このため、無線IC

50

10

10

20

.30

50

チップの中には、電磁波を処理する回路とメモリ回路とこれらの回路を制御する回路が含まれている。まず、電磁波を処理する回路においては、電磁波は交流波形であるため、交流波形を直流波形に変換する整流回路が用いられている。

[0014]

一般に、整流回路には、全波整流回路と倍圧整流回路の2種類がある。従来の全波整流回路の入力部は、第1の電極と第2の電極はデバイスの表面にあって、それぞれ、MOSトランジスタのゲートに接続されている。全波整流回路では、電磁波が入力される端子の部分は、対称に回路が構成される。それらの入力端子は、二つのトランジスタのゲートに接続される。そのため、シリコン基板の表面にトランジスタを二つ形成する必要があって、チップの同一の表面から電極を取り出す必要がある。そのため、シリコン基板はこれらの電極とは別の電位であって、これらの電極とショートすることは出来ない。また、シリコン基板の同一表面上から電極を取り出さなければ、アンテナを実装することが出来ない。全波整流回路では、基板電位が無線ICチップの入力とは別電位になる。

[0015]

一方、倍圧整流回路では、基板電位を無線 I C チップの入力と兼用することが可能となる。 したがって、倍圧整流回路では基板と同電位である無線 I C チップの裏面を電極として使うことが可能となる。

[0016]

両面電極を用いた半導体装置における倍圧整流回路の入力部は、例えば、コンデンサを形成しており、上側電極、ポリシリコン、酸化膜、コンデンサ用拡散部、下側電極などから構成されている。ポリシリコンは、上側電極と接続している。無線ICチップと上側電極は、酸化膜で絶縁されている。また、コンデンサ用拡散部は、酸化膜を介してコンデンサを構成するための電極として用いることが可能である。このコンデンサはシリコン基板上に構成されているため、シリコン基板をグランド端子とすることが可能である。

[0017]

倍圧整流回路では、回路を対称形に組む必要がなく、基板電位をグランドに固定することが可能である。そのため、アンテナ端子としてシリコン基板の裏面から取り出すことが可能となる。もちろん、デバイス表面から 2 端子取り出すことも可能であるが、チップサイズが 0.5 mm角、 0.3 mm角、 0.1 5 mm角、 0.1 mm角、 0.0 5 mm角、 0.0 1 mm角と小さくなるにつれて、同一表面から二つの電極を取り出すには、場所が狭くなる。狭い場所から複数の端子を取り出すと、電極サイズの減少のみならず、その電極間のスペースを小さくしてしまうため、アンテナ端子との接続が極めて困難となる。

[0018]

無線ICチップの基板は、P型とN型に分かれるが、いずれの基板であっても倍圧整流回 路を形成することは可能である。また、SOI (Silicon On Insulat or)ウエハにおいては、裏面電位が浮いてしまうが、裏面のシリコン及び酸化膜を除去 することにより、アクティブな面を露出させて接続することが可能となる。次に、前記の 整流回路の中には、無線ICチップの入力インピーダンスを変更する回路が組み込まれて いる。入力インピーダンスが変化すると、アンテナのインピーダンスと半導体装置のイン ピーダンスの間でアンマッチが発生して、反射率の変化が起こる。反射率の変化はリーダ で読み取れられて、情報の受信をリーダ側で行うことができる。図9に第1のアンテナ端 子11と半導体基板18と第2の電極16の平面図パターンを示している。図9に関して 、図2の工程により電極とチップが相似形に作成されることを述べる。図9のアンテナ端 子11は図2では具体的に図2のスパッタ層21により形成される。周囲の形状はエッチ ング部22により相似形に決定される。次に、図9の半導体基板18は図2において具体 的にシリコン基板23により形成される。シリコン基板23はエッチング部22によるパ ターンで図2のドライエッチ部25の形状で相似形に決定される。次に、図9の第2のア ンテナ端子16は図2において具体的に裏面スパッタ層24により形成される。裏面スパ ッタ層24はスクライブ部26による形状で相似形に決定される。従って、製造工程的に 、図9のアンテナ端子11と半導体基板18と第2のアンテナ端子16は相似形に形成さ れる。

[0019]

図1は両面電極構造を示している。

[0020]

図1 (a) は両面電極構造の回路図を示している。第1のアンテナ端子11はコンデンサ12に接続されており、このコンデンサは第1のダイオード13と第2のダイオード15に接続されている。第1のダイオードは電子回路14に接続される。第2のアンテナ端子はグランドであるが、これは第2のダイオード15と電子回路に接続されている。

図1 (b) は両面電極構造の半導体チップの断面図を示している。半導体チップは半導体 基板18と素子層17から構成されており、主面側には第1の電極11があり、裏面側に は第2の電極16がある。

[0021]

図10は両面電極を用いた無線認識半導体装置の構成を示している。アンテナ101はグランド点102とペアで存在する。アンテナから入力された電磁波は整流回路103に対いて整流されて直流電圧を発生させる。この電圧はコンデンサ104において電荷が蓄積される。クロック回路105は電磁波に乗せられてきた信号からクロックを抽出するものである。パワーオンリセット回路107はクロック信号を受けて、メモリ回路106の初期値を設定するものである。メモリ回路にはカウンタやデコーダやメモリ情報を持つメモリセルや書き込み回路などで構成されている。これらのデジタル回路はクロック信号に改改の変調された信号を復調して発生させる。変調して動作する。クロック信号は電磁波の変調された信号を復調して発生させる。変調する下、大流には、振幅で変調するASK方式や、周波数で変調するFSK方式や、位相で立つである。を流回路の中にはコンデンサやダイオードがあって、交流波形を直流波形に整流される。

[0022]

図3は従来例の実施例を示している。導電粒子31は接着剤39の中にあって、第1のアンテナ導体32は第1の接続導体粒子33によって、シリコン基板38の上の主面の電極34と接続されている。また、第2のアンテナ導体35は第2の接続導体粒子36によって裏面の電極37と接続している状態を示している。

[0023]

図7は本発明における図3の前の工程を示す断面図である。つぶされる前の第1の接続導体粒子111とつぶされる前の第2の接続導体粒子112がそれぞれアンテナ導体と表面および裏面の電極の間にある。上および下のアンテナ導体の外部から圧力を加えることにより、図3の断面のような状態となる。

[0024]

図2は本発明の実施例を示している。図2(a)はスパッタ層または金属等から成る導体 層21はシリコン基板23の上にあって、また、当該のシリコン基板の裏には裏面スパッ タ層24または金属等から成る裏面導体層21があって、当該のスパッタ層21はエッチ ング部22によってエッチングされた工程の直後の断面図を示している。エッチング部2 2 はスパッタ層 2 1 がウエハ全面にある状態でその上にホトレジスト層を塗布し、その後 マスクパターンを露光し、現像によりホトレジスト層のうちエッチング部22が形成され るところを除去し、その後ウエットまたはドライプロセスによりスパッタ層をエッチング して形成する。図2(b)は図2(a)の後の工程の断面図を示しており、支持テープ2 7の上に前記のシリコン基板を貼りつけ、ドライエッチ部25によってシリコン基板が分 離される工程の直後の断面図を示している。表面のエッチング部22によって自己整合的 にシリコン基板はドライエッチによって分離する。図2(c)は図2(b)の後の工程の 断面図を示している。スクライブ部26は当該の裏面スパッタ層を分離するものであり、 機械的応力により、自己整合的に分離がされるものである。この機械的応力については支 持テープ27の外部から、凹凸状の硬質ローラ等をこすり合わせることにより、機械的応 力を発生させることが可能となる。スクライブ部は支持テープがある状態で作成される。 支持テープの除去は従来方法により簡便に除去できる。すなわち、スパッタ層のある方の 10

20

30

40

10

20

30

40

50

面を真空で吸着器に吸着して固定して、支持テープをめくるようにはがすことを容易に支持テープの除去を行うことができる。本発明者は本発明により次のことを主張するものである。すなわち、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の半導体基板は主面の電極材料をマスクとして自己整合によりドライエッチングされていることを特徴とする無線認識半導体装置とすることである。このことにより簡便にシリコン基板を分離し、カカ表面の電極面積も最大にすることができる。図2においては、表面スパッタ層21が表面電極11に対応し、裏面スパッタ層が裏面電極16に対応する。

[0025]

本発明では発明者は次のことを主張する。すなわち、経済的かつ特性的に安定に無線認識半導体装置を作成するために、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であることを特徴とする無線認識半導体装置とすることである。

[0026]

図4は本発明の別の実施例を示している。本図は図3で示す導電粒子31の詳細図である。この導電粒子は特殊な構造を持っており、絶縁物41が導体42の周囲にあることが特である。この構造により、のように半導体41の横に導電粒子があっても、アナ導体とシリコン基板がショートすることがない。図3の第1の接続導物が破壊された形状の時は図4の絶縁物が破壊された形状の時は図4の絶縁物が破壊された形状の時は図4の絶縁物が破壊された形状の時は図4の絶縁物が破壊されている。本発明の電極との接続を安定して行なうことができる。本発明の下ンテナなりにおいて表現側のの電極をの接続を安定して行なうにできる。本発明の下ンテナを接続を安定して行なった。本発明の下がおよびでの裏側の下がおいておいて、当該の電極にアンテナを接続して、当該のの当時報を表して、当該のサイズと形状が相似形であるとする無線認識半導体装置において、当該の異方導電性接着剤の中にある導電性粒子の表面は絶縁物で被覆されていることを特徴とするにとである。

[0027]

図5は本発明の別の実施例である。第1のカウンタ51と第2のカウンタが無線認識半導体チップ内にあって、第1のカウンタ51には制御回路53が接続され、第2のカウンタにはメモリ回路54が接続されている。また、第1のカウンタの入力となる。それでいて、第1のカウンタの最終段の出力は第2のカウンタの入力となる。それでいて、第1のカウンタの最終段の出力は第2のカウンタの入力となる。それでいて、第1のカウンタであってよい。本発明の発明におおでいた。本発明の発明におおびの半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の中には複数のカウンタを持ち、第1のカウンタは当ちの半導体チップの中には複数のカウンは第1のカウンタが直接を手がである。との出力の制御に使用されて、第2以降のカウンタは当ちの半導体チップののとして使用されることを特徴とする無線認識半導体装置とである。ことによって、制御回路とメモリの制御が連動してシが可能となり、チップの低減を簡潔に行なうことが可能となり、チップの低減を行なうことが可能となる。

[0028]

図6は本発明の別の実施例である。本発明では主面の電極61は絶縁膜62の上にあって、また、裏面の電極63はエッチングされた半導体基板65の裏面に存在する。この構造

であれば導電粒子64が図のような状態になって付いても表面の電極と基板は導電粒子のあることはない。これは、図のように形式が形成されていることに導体を送受信する半導体を対して、当該の出きであり、それの電極と単導体を送受信する半導体を発えののと、それの電極とが形成おいて、当該のの電極と対して、当該のの半導体にある面に存在する電極をもれぞれの電極と対しており、当該の第1の等体と第2の導体により当該の半導体に表別の半導体によりであることを特徴とする無線認識半導体であることを特徴とする無線認識半導体であることを特徴とする無線認識半導体であることを特徴と対することを特徴とする無線認識半導体であることにより、図のの形がを形成である。図2(a)、(c)のの形を形成することを特徴と明を行うための図でである。図2(a)、(c)のの形を形成することにより、図8の断面図の状態にするがである。このの形がである。ののの形がである。ののののののののののののののでである。図6の主面の電極61は図1の第1のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能をすることによりに対している。

[0029]

【発明の効果】

まず、従来の電極形成法では、メッキ成長のための工程が必要であったが、ウエハ表面全面に蒸着膜をつける手段により、工程が簡略化できる効果が発生する。

次に、従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があったが、表面に絶縁膜のある異方導電性粒子とする手段により、周囲に導体が接触してもショートしない効果が発生する。

[0030]

次に、従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要であったが、制御カウンタを連結する手段により、小面積で制御回路が形成可能となる効果が発生する。

[0031]

次に、従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられたが、半導体チップのサイドの絶縁膜を不要とする手段により、絶縁膜を形成する工程が省略化できる効果が発生する

[0032]

【図面の簡単な説明】

- 【図1】本発明の回路とデバイス構成の実施例を示す図面である。
- 【図2】本発明のウエハの加工実施例を示す図面である。
- 【図3】本発明のアンテナとの接続実施例を示す図面である。
- 【図4】本発明の導電粒子の実施例を示す図面である。
- 【図5】本発明の内部の回路構成実施例を示す図面である。
- 【図6】本発明のデバイス実施例を示す図面である。
- 【図7】本発明のアンテナ接続実施例を示す図面である。
- 【図8】本発明のアンテナ接続実施例を示す図面である。
- 【図9】本発明の半導体チップ実施例を示す平面図面である。
- 【図10】本発明の半導体チップの回路実施例を示す図面である。

【符号の説明】

- 11…第1のアンテナ端子
- 12…コンデンサ
- 13…第1のダイオード
- 1 4 … 電子回路
- 15…第2のダイオード
- 1 6 … 第 2 のアンテナ端子

40

10

20


30


- 1 7 … 素 子 層
- 18…半導体基板
- 2 1 … スパッタ層
- 22…エッチング部
- 2 3 … シリコン基板
- 2 4 … 裏面スパッタ層
- 25…ドライエッチ部
- 26…スクライブ部
- 27…支持テープ
- 3 1 … 導電粒子
- 3 2 … 第 1 の ア ン テ ナ 導 体
- 3 3 … 第 1 の接続導体粒子
- 3 4 … 主面の電極
- 3 5 … 第 2 のアンテナ導体
- 3 6 … 第 2 の接続導体粒子
- 37…裏面の電極
- 3 8 … シリコン基板
- 3 9 … 接着剤
- 4 1 … 絶縁物
- 4 2 … 導体
- 51…第1のカウンタ
- 52…第2のカウンタ
- 5 3 … 制御回路
- 5 4 … メモリ回路
- 61…主面の電極
- 6 2 … 絶 縁 膜
- 63…裏面の電極
- 6 4 … 導電粒子
- 65…エッチングされた半導体基板
- 101…アンテナ
- 102…グランド点
- 1 0 3 … 整流回路
- 104…コンデンサ
- 105…クロック回路
- 106…メモリ回路
- 107…パワーオンリセット回路
- 111…つぶされる前の第1の接続導体粒子
- 112…つぶされる前の第2の接続導体粒子
- 121…半導体基板。

10


20

【図1】 図1







【図2】 図2



【図3】




[図4]



【図5】

図5

【図6】








図6

【図7】

図7

[図8]





[図9] 図9 【図10】

